全国服务热线:   4006-366-333

欣汉生联系热线:15767664469

汉 生 集 团

XINGHANSHENG GROUP

 专注配件研发,有力保证产品品质 

图片展示
图片展示

您好,欢迎来到欣汉生网站!

快递查询  |  技术支持  |  在线留言

图片展示
图片展示

欣汉生:PCB人一定要懂的制板知识(上)

浏览:27     发表时间:2020-07-28 10:25:16

一、PCB概念

PCB(PrintedCircuitBoard),中文名称为印制电路板,又称印刷电路板、印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的,故被称为“印刷”电路板。


二、PCB在各种电子设备中作用和功能

1.焊盘:提供集成电路等各种电子元器件固定、装配的机械支撑。 

2.走线:实现集成电路等各种电子元器件之间的布线和电气连接(信号传输)或电绝缘。提供所要求的电气特性,如特性阻抗等。 

3.绿油和丝印:为自动装配提供阻焊图形,为元器件插装、检查、维修提供识别字符和图形。

三、PCB技术发展概要

从1903年至今,若以PCB组装技术的应用和发展角度来看,可分为三个阶段

1、通孔插装技术(THT)阶段PCB

1.金属化孔的作用:

 (1).电气互连---信号传输

 (2).支撑元器件---引脚尺寸限制通孔尺寸的缩小

a.引脚的刚性

b.自动化插装的要求

2.提高密度的途径

(1)减小器件孔的尺寸,但受到元件引脚的刚性及插装精度的限制,孔径

≥0.8mm

(2)缩小线宽/间距:0.3mm—0.2mm—0.15mm—0.1mm

(3)增加层数:单面—双面—4层—6层—8层—10层—12层—64层

2、表面安装技术(SMT)阶段PCB

1.导通孔的作用:仅起到电气互连的作用,孔径可以尽可能的小,堵上孔也可

以。

2.提高密度的主要途径

 (1).过孔尺寸急剧减小:0.8mm—0.5mm—0.4mm—0.3mm—0.25mm

 (2).过孔的结构发生本质变化:

a.埋盲孔结构优点:提高布线密度1/3以上、减小PCB尺寸或减少层数、提高可靠性、改善了特性阻抗控制,减小了串扰、噪声或失真(因线短,孔小)

b.盘内孔(hole in pad)消除了中继孔及连线

 (3)薄型化:双面板:1.6mm—1.0mm—0.8mm—0.5mm

 (4)PCB平整度:

a.概念:PCB板基板翘曲度和PCB板面上连接盘表面的共面性。

 b.PCB翘曲度是由于热、机械引起残留应力的综合结果

c.连接盘的表面涂层:HASL、化学镀NI/AU、电镀NI/AU…

3 芯片级封装(CSP)阶段PCB

CSP开始进入急剧的变革于发展之中,推动PCB技术不断向前发展,PCB工业将走

向激光时代和纳米时代。

四、PCB表面涂覆技术

PCB表面涂覆技术是指阻焊涂覆(兼保护)层以外的可供电气连接用的可焊性涂(

镀)覆层和保护层。

按用途分类:

1.焊接用:因铜的表面必须有涂覆层保护,不然在空气中很容易氧化。

2.接插件用:电镀Ni/Au或化学镀Ni/Au(硬金,含P及Co)

3.线焊用:wire bonding 工艺

热风整平(HASL或HAL)

从熔融Sn/Pb焊料中出来的PCB经热风(230℃)吹平的方法。

1.基本要求:

(1). Sn/Pb=63/37(重量比)

(2).涂覆厚度至少>3um

(3)避免形成非可焊性的Cu3Sn的出现, Cu3Sn出现的原因是锡量不足,如Sn/Pb

合金涂覆层太薄,焊点组成由可焊的Cu6Sn5– Cu4Sn3-- Cu3Sn2—不可焊的

Cu3Sn

2.工艺流程

去除抗蚀剂—板面清洁处理—印阻焊及字符—清洁处理—涂助焊剂— 热风整平

—清洁处理

3.缺点:

a.铅锡表面张力太大,容易形成龟背现象。

b.焊盘表面不平整,不利于SMT焊接。

化学镀Ni/Au是指PCB连接盘上化学镀Ni(厚度≥3um)后再镀上一层0.05-0.15um薄金,或镀上一层厚金(0.3-0.5um)。由于化学镀层均匀,共面性好,并可提供多次焊接性能,因此具有推广应用的趋势。其中镀薄金(0.05-0.1um)是为了保护Ni的可焊性,而镀厚金(0.3-0.5um)是为了线焊(wire bonding)工艺需要

  

1.Ni层的作用:

a.作为Au、Cu之间的隔离层,防止它们之间相互扩散,造成其扩散部位呈疏松

状态。

b.作为可焊的镀层,厚度至少>3um

2.Au的作用:

Au是Ni的保护层,厚度0.05-0.15之间,不能太薄,因金的气孔性较大如果太薄不能很好的保护Ni,造成Ni氧化。其厚度也不能>0.15um,因焊点中会形成金铜合金Au3Au2(脆 ),当焊点中Au超过3%时,可焊性变差。


3.电镀Ni/Au

镀层结构基本同化学Ni/Au,因采用电镀的方式,镀层的均匀性要差一些。

五、PCB设计输出生产文件 注意事项

1.需要输出的层有:

(1).布线层包括顶层/底层/中间布线层;

(2).丝印层包括顶层丝印/底层丝印;

(3).阻焊层包括顶层阻焊和底层阻焊;

(4).电源层包括VCC 层和GND 层;

(5).另外还要生成钻孔文件NCDrill。

2. 如果电源层设置为Split/Mixed ,那么在AddDocument 窗口的Document 项选择Routing 并且每次输出光绘文件之前都要对PCB图使用PourManager 的Plane Connect 进行覆铜;如果设置为CAMPlane 则选择Plane 在设置Layer 项的时候要把Layer25 加上在Layer25 层中选择Pads 和Vias。

3. 在设备设置窗口按Device Setup 将Aperture 的值改为199。

4. 在设置每层的Layer 时将BoardOutline 选上。

5. 设置丝印层的Layer 时不要选择PartType 选择顶层底层和丝印层的Outline 

Text Line。

6. 设置阻焊层的Layer 时选择过孔表示过孔上不加阻焊。一般过孔都会组焊层覆盖。

六、安规标识要求

1. 保险管的安规标识齐全保险丝附近是否有6 项完整的标识,包括保险丝序号、熔断特性、额定电流值、防爆特性、额定电压值、英文警告标识。如F101 F3.15AH,250Vac, “CAUTION:For ContinuedProtection Against Risk of Fire,Replace Only With SameType and Rating of Fuse” 。若PCB上没有空间排布英文警告标识,可将工,英文警告标识放到产品的使用说明书中说明。


2. PCB上危险电压区域标注高压警示符PCB的危险电压区域部分应用40mil 宽的虚线与安全电压区域隔离,并印上高压危险标识和“ DANGER!HIGHVOTAGE ” 。

3. 原、付边隔离带标识清楚PCB的原、付边隔离带清晰,中间有虚线标识。

4. PCB板安规标识应明确齐全。


七、PCB EMI设计

在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。为规避这种EMI问题下面就为大家介绍一下PCB设计中EMI设计的规范步骤。

1、IC的电源处理

保证每个IC的电源PIN都有一个0.1μF的去耦电容,对于BGA CHIP,要求在BGA的四角分别有0.1μF、0.01μF的电容共8个。对走线的电源尤其要注意加滤波电容,如VTT等。这不仅对稳定性有影响,对EMI也有很大的影响。一般去耦电容还是需要遵循芯片厂家要求。


2、时钟线的处理

1.建议先走时钟线。

2.频率大于等于66M的时钟线,每条过孔数不要超过2个,平均不得超过1.5个。

3.频率小于66M的时钟线,每条过孔数不要超过3个,平均不得超过2.5个

4.长度超过12inch的时钟线,如果频率大于20M,过孔数不得超过2个。

5.如果时钟线有过孔,在过孔的相邻位置,在第二层(地层)和第三层(电源层)之间加一个旁路电容、如图2.5-1所示,以确保时钟线换层后,参考层(相邻层)的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层,并尽可能地靠近过孔,旁路电容与过孔的间距最大不超过300MIL。


6.所有时钟线原则上不可以穿岛(跨越分割)。下面列举了穿岛的四种情形。时钟、复位、100M以上信号以及一些关键的总线信号不能跨分割,至少有一个完整平面,优选GND平面。时钟信号、高速信号和敏感信号禁止跨分割;差分信号必须对地平衡,避免单线跨分割。(尽量垂直跨分割)所有信号的高频返回途径都直接位于相邻层信号线的正下方。在信号下面设置一个实体层可以显著减少信号完整性和时序问题,这个实体层可以为该信号提供直接回路。当走线与层分割交叉不可避免时,应使用一个 0.01 uF 回路电容。如图所示,当使用回路电容时,应尽可能靠近信号线与层分割的交叉点布置回路电容。


6.1 跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面走线,第三

层(电源层)有两个电源岛,且第四层的走线必须跨过这两个岛.

6.2 跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面走线,第三层(

电源层)的一个电源岛中间有一块地岛,且第四层的走线必须跨过这两个岛。

6.3 跨岛出现在地岛与地层之间。此时时钟线在第一层走线,第二层(地层)的

中间有一块地岛,且第一层的走线必须跨过地岛,相当于地线被中断。

6.4 时钟线下面没有铺铜。若条件限制实在做不到不穿岛,保证频率大于等于

66M的时钟线不穿岛,频率小于66M的时钟线若穿岛,必须加一个去耦电容形成

镜像通路。以图6.1为例,在两个电源岛之间并靠近跨岛的时钟线,放置一个

0.1UF的电容。

7.当面临两个过孔和一次穿岛的取舍时,选一次穿岛。

8.时钟线要远离I/O一侧板边500MIL以上,并且不要和I/O线并行走,若实在做不到,时钟线与I/O口线间距要大于50MIL。

9.时钟线走在第四层时,时钟线的参考层(电源平面)应尽量为时钟供电的那个电源面上,以其他电源面为参考的时钟越少越好,另外,频率大于等于66M的时钟线参考电源面必须为3.3V电源平面。

10.时钟线打线时线间距要大于25MIL。

11.时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式,若时钟线需换层,避免采用图E的打线方式,采用图F的打线方式。

12.时钟线连接BGA等器件时,若时钟线换层,尽量避免采用图G的走线形式,过

孔不要在BGA下面走,最好采用图H的走线形式。

13.注意各个时钟信号,不要忽略任何一个时钟,包括AUDIO CODEC的AC_BITCLK

,尤其注意的是FS3-FS0,虽然说从名称上看不是时钟,但实际上跑的是时钟,

要加以注意。

14.Clock Chip上拉下拉电阻尽量靠近Clock Chip。

3、I/O口的处理

1.各I/O口包括PS/2、USB、LPT、COM、SPEAK OUT、 GAME分成一块地,最左与

最右与数字地相连,宽度不小于200MIL或三个过孔,其他地方不要与数字地相

连。

2.若COM2口是插针式的,尽可能靠近I/O地。

3.I/O电路EMI器件尽量靠近I/O SHIELD。

4.I/O口处电源层与地层单独划岛,且Bottom和TOP层都要铺地,不许信号穿岛

(信号线直接拉出PORT,不在I/O PORT中长距离走线)。

4、几点说明

1.对EMI设计规范,设计工程师要严格遵守,EMI工程师有检查的权力,违背EMI

设计规范而导至EMI测试FAIL,责任由设计工程师承担。

2.EMI工程师对设计规范负责,对严格遵守EMI设计规范,但仍然EMI测试FAIL,

EMI工程师有责任给出解决方案,并总结到EMI设计规范中来。

3.EMI工程师对每一个外设口的EMI测试负有责任,不可漏测。

4.每个PCB设计工程师有对该设计规范作修改的建议权和质疑的权力。EMI工程

师有责任回答质疑,对工程师的建议通过实验后证实后加入设计规范。

5.EMI工程师有责任降低EMI设计的成本,减少磁珠的使用个数。

猜你需要

分享
QQ好友
新浪微博
微信好友
更多
>>>
推荐给朋友
QQ好友
新浪微博
微信好友
QQ空间
腾讯朋友
人人网
豆瓣
百度贴吧
网易热
印象笔记
复制网址

深圳欣汉生科技有限公司版权所有

Copyright© 2017欣汉生科技 备案号:粤ICP备17015374号-1

400电话:4006366333 企业邮箱:shan@hspcb168.com

地址:深圳市龙岗区龙盛路8号香玉儿工业园10栋3楼

友情链接:

欣汉生科技

扫一扫,关注官方微信